PXI-5035 同步模塊
● 本地時鐘
1.時鐘頻率：10MHz
2.頻率穩定度：±25ppm
4.占空比失真：＜1%
● 觸發輸入
1.通道數：1
2.頻率范圍：DC～10MHz
3.耦合方式：直流耦合
4.輸入阻抗：50Ω
5.最小脈寬：100ns
6.輸入高電平(VIH)：2～3.3V
7.輸入低電平(VIL)：0～1V
● 觸發輸出
1.通道數：2
2.頻率范圍：DC～10MHz
3.耦合方式：直流耦合
4.輸出阻抗：50Ω
5.通道間偏斜：＜50ps
6.上升/下降時間（10%～90%）：＜0.8ns
7.輸出電平
| 開路 | 50Ω負載到GND | 50Ω負載到VDD/2 |
輸出高（VOH） | ＞3.2V | ＞1.65V | ＞2.2V |
輸出低（VOL） | ＜0.1V | ＜0.1V | ＜1V |
● 特性
1.1CH外部時鐘輸入
2.1CH外部觸發輸入
3.3CH時鐘輸出
4.2CH觸發輸出
5.1CH時鐘或觸發輸出監視
6.時鐘同步精度優于5ns
7.觸發同步精度優于5ns
8.支持星型觸發PXI_STAR<0…12>
9.支持觸發總線PXI_TRIG<0…7>
10.支持輸出級聯
11.主從模式可配置
12.可編程延遲時間
13.時鐘線總長度0.8米至4.5米
14.觸發線總長度無限制
● 概述
Okai PXI-5035是一個符合CompactPCI/PXI規范，3U尺寸規格的PXI同步模塊。
Okai PXI-5035基于FPGA設計，所需的PCI接口、時鐘切換、觸發輸出、時鐘同步、觸發同步邏輯集成于一片Xilinx高性能FPGA，是真正的 SoC 系統。
Okai PXI-5035時鐘源可選本地10MHz時鐘或外部時鐘輸入，通過片上低延遲時鐘復用開關進行切換。工作于主從模式時，主卡提供時鐘源輸出，從卡接收主卡時鐘輸入并輸出時鐘至下一級從卡。
Okai PXI-5035時鐘輸出支持最多2級級聯。只有一級級聯時允許最多四臺PXI設備（1主3從）進行同步連接，電纜長度介于0.8米至4.5米之間（傳播延遲按照5ns/m計算，不同線材有所差異，下同），以匹配主卡延遲線可配置最小和最大延遲時間。兩級級聯可擴展至最多13臺PXI設備(1主12從)。單級級聯主卡時鐘經過延遲線路徑到達背板PXI_CLK10_IN時鐘輸入，從卡以最小延遲路徑到達背板PXI_CLK10_IN時鐘輸入；兩級級聯主卡及第一級從卡時鐘通過延遲線路徑到達背板PXI_CLK10_IN時鐘輸入，第二級從卡時鐘輸入以最低延遲路徑到達背板PXI_CLK10_IN時鐘輸入。兩級電纜長度建議控制在1米至2.2米范圍，總長不超過4.5米。
Okai PXI-5035支持前面板外部觸發輸入、PXI_TRIG<0…7>背板觸發輸入/輸出、前面板雙通道觸發輸出、星型觸發輸出至背板PXI_STAR<0…12>。工作于主從模式時，主卡通過前面板輸出觸發信號，從卡檢測觸發信號輸入并輸出至背板PXI_STAR<0…12>或PXI_TRIG<0…7>。
觸發輸出級聯數量本身并無限制，僅根據PXI設備數量決定。級聯所用電纜延遲每增加25ns，主從卡則同時增加一個時鐘周期延遲。
Okai PXI-5035提供一個測試通道，用于時鐘和觸發輸出同步測試，該通道可軟件配置為時鐘輸出或觸發輸出。用戶可使用示波器同時監測主卡和從卡該通道輸出，調整延遲時間直至主卡和從卡輸出完全對齊。
Okai PXI-5035定位于本地時鐘和觸發同步，不具備遠程同步能力，無GPS同步功能。
Okai PXI-5035只能安裝于第二槽，安裝于其他槽時不會造成損壞，但輸出將被關斷，同時軟件控制失效。
● PXI_STAR<0…12>
通道數：12
頻率范圍：DC～10MHz
耦合方式：直流耦合
輸出阻抗：65Ω
通道間偏斜：＜50ps
上升/下降時間（10%～90%）：＜0.8ns
輸出電平
| 開路 | 65Ω負載到GND | 65Ω負載到VDD/2 |
輸出高（VOH） | ＞3.2V | ＞1.65V | ＞2.2V |
輸出低（VOL） | ＜0.1V | ＜0.1V | ＜1V |
● PXI_TRIG<0…7>
1.通道數：8
2.頻率范圍：DC～10MHz
3.耦合方式：直流耦合
4.輸入/輸出阻抗：75Ω
5.通道間偏斜：＜1ns
6.邏輯電平: LVCMOS/LVTTL With 5V Tolerance
● 延遲時間
1.CLK_OUT 相對CLK_IN延遲：＜2.6ns
2.CLK_OUT 相對本地10MHz時鐘延遲：＜2.5ns
3.PXI_CLK10_IN相對本地10MHz時鐘延遲：12ns～30.5ns (延遲4.線路徑可編程，主卡模式)
5.PXI_CLK10_IN相對CLK_IN延遲：＜5.5ns(無延遲路徑，從卡模式)
6.CLK_TEST 相對本地10MHz時鐘延遲：14.5ns～33ns (延遲線路徑可編程，主卡模式)
7.CLK_TEST相對CLK_IN延遲：＜8ns(無延遲路徑，從卡模式)
8.CLK_TEST 相對CLK_OUT延遲：＜2.5ns
9.TRIG_TEST相對TRIG_OUT：＜1ns
10.PXI_STAR<0…12>相對TRIG_OUT延遲：＜1ns
11.PXI_TRIG<0…7>相對TRIG_OUT延遲：＜2.5ns
12.PXI_TRIG<0…7>相對PXI_STAR<0…12>延遲：＜2.5ns
● 同步精度
時鐘同步精度：＜5ns
觸發同步精度：＜5ns
PXI系統電源需求
3.3V：3.3V±5% DC，紋波VPP≤50mV@20M BW，1.0A Max.
5V： 5.0V±5% DC，紋波VPP≤100mV@20M BW，1.0A Max.
±12V：0A
● PCI特性
PICMG 2.0 R3.0兼容
《PCI Local Bus Specification》Revision 2.2兼容
32-bit，33MHz
3.3V/5V IO環境兼容
● 信號接口
出線方式：前出線
連接器：8個SMA母座
● 機械特性
PICMG 2.0 R3.0兼容
3U，1 Slot寬
PCB尺寸：100mm x 160mm
● 技術規格
注：非特別說明，以下電氣參數均在TA = 25℃時測定。
● 時鐘輸入
1.通道數：1
2.輸入頻率：10MHz±100ppm，方波
3.耦合方式：交流耦合
4.輸入阻抗：50Ω
5.壓擺率要求：＞2V/ns
6.占空比要求：45%～55%
7.輸入電壓范圍：400mVpp～3.3Vpp
● 時鐘輸出
1.通道數：3
2.輸出頻率：10MHz±25ppm，方波
3.耦合方式：直流耦合
4.輸出阻抗：50Ω
5.通道間偏斜：＜25ps
6.占空比失真：＜1%
7.上升/下降時間（10%～90%）：＜0.5ns
8.輸出電平
| 開路 | 50Ω負載到GND | 50Ω負載到VDD/2 |
輸出高（VOH） | ＞3.2V | ＞1.65V | ＞2.2V |
輸出低（VOL） | ＜0.1V | ＜0.1V | ＜1V |